

معماری کامپیووتر


CPU ساختار


فصل هشتم کتاب موریس مانو

محمدعلی شفیعیان


<http://shafieian-education.ir>

۹۸
بهار






اجزای تشکیل دهنده CPU




بصورت سفت افزاری و یا میکروپرگرام سیگنال لازم را به یخشهای مختلف میفرستد.



CPU از دید استفاده کننده

- از دید یک برنامه نویس که به زبان سطح پایین برنامه نویسی می کند یک CPU دارای مشخصه های زیر خواهد بود


- Instruction format •
- The instruction Set •
- Addressing modes •
- Register organization •



معماری های مختلف CPU


- Accumulator machine
- Register machine :PowerPC
- Stack machine :the Java virtual machine

مثال: ماشین های X86 دارای یک معماری با مجموعه دستورات پیچیده ای است که تمامی جنبه های معماری های فوق را در بر می گیرد.



اهمیت معماری CPU چقدر است؟

- استفاده کننده نهائی:
هیچ!
- برنامه نویس سطح بالا خیلی کم. تا حدی که بتواند کامپایلر مناسب را انتخاب نموده و عملکرد برنامه را بهینه کند
- برنامه نویس سطح پائین / طراح OS این افراد باید اطلاعات کافی در مورد رجیسترها، ساختار حافظه، انواع داده های موجود و عملکرد دستورات داشته باشند.




ساختار رجیسترها

- یکی از مهمترین ویژگی های تعیین کننده برای یک CPU ساختار (رجیسترها) داخلی آن است.
- آین (رجیسترها) به دو دسته تقسیم بندی می شوند:
- رجیسترها که استفاده کننده آنها (ا می بیند) و می تواند از طریق برنامه نویسی به آنها دسترسی داشته باشد

- Data registers •
- Address registers •
- index register •
- segment pointer •
- stack pointer •
- Condition codes (flags) •

- رجیسترها که برای کنترل و نگهداری وضعيت CPU بکار می روند. این (رجیسترها) توسط واحد کنترل برای اجرای دستورات مورد استفاده واقع می شوند



- Program counter •
- Instruction register •




رجیستر های عمومی

- محلی برای ذخیره داده ها هستند که در داخل CPU تعبیه شده اند تا با فراهم آوردن دسترسی سریع و آسان عملکرد CPU را افزایش دهند.
- این رجیستر ها توسط یک بس مشترک مخصوص به هم وصل می شوند
- استفاده کننده می تواند از این رجیسترها برای کاربردهای مختلف مهاسباتی، منطقی و شیفت استفاده نماید.

مجموعه رجیسترهاي عمومي و ALU مشترك






مجموعه رجیستر های عمومی و ALU مشترک

در شکل فوق:

- فروجی هر رجیستر به دو MUX متصل شده است. این کار باعث می شود تا هر یک از آنها را بتوان آزادانه بعنوان مبدأ عملیات ALU انتخاب نمود.
- برای اینکه بتوان فروجی ALU را به هر یک از رجیسترها منتقل نمود این فروجی به ورودی تماه رجیسترها متصل شده و علاوه بر آن با استفاده از یک دیگر مقصد عملیات را مشخص می کنیم.
- یک ALU ممکن است که قادر به انجام عملیات مختلفی باشد، برای انتخاب یک عمل مورد نیاز از خطا کنترلی OPR استفاده می شود.



مثالی از عملیات ALU

- برای مثال فرض کنید که می خواهیم micro-operation زیر را انجام دهیم:

$$R1 \leftarrow R2 + R3$$


- برای انجام این عمل واحد کنترل باید سیگنالهای لازم را برای انتخاب ورودیهای مناسب دیکدر MUXA, MUXB, ALU و انتخاب نماید:

- تعیین مقدار مناسب برای ورودی MUXA یعنی SELA طوری که محتوی (جیستر R2) در وری باس A قرار گیرد.

- تعیین مقدار مناسب برای ورودی MUXB یعنی SELB طوری که محتوی (جیستر R3) در وری باس B قرار گیرد.


- تعیین مقدار لازم برای ورودی OPR ALU را وادر به انجام عمل جمع A+B نماید.

- در نهیت انتخاب مقدار مناسب برای دیکدر SELD به نمای که خروجی ALU را به رجیستر R1 منتقل نماید.



سیگناهای کنترلی


- هر ۴ دسته سیگنال فوق باید بطور همزمان توسط واحد کنترل ایجاد شده و در شروع یک سیکل کلای آماده باشند.
- در طول یک سیکل کلای داده (جیسترهای از طریق مالتی پلکسیلهای و ALU به باس فروجی (سیده و آماده می شود تا با آمدن لبه پالس ساعت بعدی وارد (جیستر مقصد گردد.
- برای اینکه بتوانیم CPU سریعی داشته باشیم باید ALUها مداراتی ساخته شود که بتوانند به سرعت عمل مورد نظر را انجام دهند



کلمه کنترل

- در مثال نشان داده شده تعداد ۱۶ متغیر بایندی وجود دارند که مقدار آنها باید توسط واحد کنترل تعیین گردد. هر ترکیب این متغیرها یک کلمه کنترل نامیده میشود. این کلمه به ۱۶ فیلد تقسیم می شود

SEL A	SEL B	SEL D	OPR
Binary code	SEL A	SEL B	SEL D
000	<i>Input</i>	<i>Input</i>	<i>None</i>
001	<i>R1</i>	<i>R1</i>	<i>R1</i>
010	<i>R2</i>	<i>R2</i>	<i>R2</i>
011	<i>R3</i>	<i>R3</i>	<i>R3</i>
100	<i>R4</i>	<i>R4</i>	<i>R4</i>
101	<i>R5</i>	<i>R5</i>	<i>R5</i>
110	<i>R6</i>	<i>R6</i>	<i>R6</i>
111	<i>R7</i>	<i>R7</i>	<i>R7</i>




عملیات ALU

<i>OPR Select</i>	<i>Operation</i>	<i>Symbol</i>
<i>00000</i>	<i>Transfer A</i>	<i>TSFA</i>
<i>00001</i>	<i>Increment A</i>	<i>INCA</i>
<i>00010</i>	<i>Add A + B</i>	<i>ADD</i>
<i>00101</i>	<i>Subtract A - B</i>	<i>SUB</i>
<i>00110</i>	<i>Decrement A</i>	<i>DECA</i>
<i>01000</i>	<i>And A and B</i>	<i>AND</i>
<i>01010</i>	<i>OR A and B</i>	<i>OR</i>
<i>01100</i>	<i>XOR A and B</i>	<i>XOR</i>
<i>01110</i>	<i>Complement A</i>	<i>COMA</i>
<i>10000</i>	<i>Shift right A</i>	<i>SHRA</i>
<i>11000</i>	<i>Shift left A</i>	<i>SHLA</i>

- در CPU انجام عملیات دماسهای و منطقی بر عهده ALU است. عمل شیفت را Shifter بوسطه یک ALU قرار که قبل و یا بعد از ALU قرار می‌گیرد انجام داد. در مواردی هم ممکن است عمل شیفت بوسطه خود ALU انجام شود. در فصل ۱۴ طراحی چنین ALU را دیدیم که عملیات آن در جدول مقابل ذکر شده است

مثال




- برای انجام ریز عمل زیر

$$R1 \leftarrow R2 - R3$$

می بایست کلمه کنترلی بصورت زیر انتخاب شود:


Field:	SELA	SELB	SELD	OPR
Symbol	R2	R3	R1	SUB
Control word	010	011	001	00101

همانطور که قبلاً دیدیم یک راه بیان سازی واحد کنترل استفاده از میکروپرگرامینگ است که در آن هر کلمه کنترلی در یک مدل از حافظه ROM ذخیره خواهد شد.



پیشنهاد (Stack)


- موارد استفاده از پیشنهاد
- ذخیره متغیرهای یک برنامه
- ذخیره محتوی سایر (جیسترها) وقتی که یک برنامه فرعی صدا زده می شود
- کمک به ترجمه عملیات محاسباتی با (وش RPN
- (جیستر SP محل آفرین داده ذخیره شده در پیشنهاد را مشخص می کند



پیاده سازی پشته

- .1 پیاده سازی پشته بوسیله (جیسترها)
- .2 پیاده سازی پشته در قسمتی از حافظه RAM

پیاده سازی پشتہ بوسیله رجیسترها



63

FULL

EMPTY

SP

DR

C

B

A

5


4


3

2

1

0








عملیات روی پشته

- Push
 - $SP \leftarrow SP + 1$
 - $M[SP] \leftarrow DR$, $EMTY \leftarrow 0$
 - if($SP = 0$) Then ($FULL \leftarrow 1$)

- POP
 - $DR \leftarrow M[SP]$, $FULL \leftarrow 0$
 - $SP \leftarrow SP - 1$
 - if($SP = 0$) Then ($EMTY \leftarrow 1$)

پیاده سازی پشته در قسمتی از حافظه RAM






عملیات روی پشته

- Push
 - $SP \leftarrow SP - 1$
 - $M[SP] \leftarrow DR$

- POP
 - $DR \leftarrow M[SP]$
 - $SP \leftarrow SP + 1$




محدودیت های پشته

هنگام استفاده از پشته:

باید مواظب بود که بزرگ شدن پشته باعث دست اندازی آن به داده های سایر برنامه ها در RAM نشود. همچنین برنامه های دیگر پشته را خراب نکنند.

نمایش لهستانی معکوس Reverse Polish Notation (RPN)



- روش معمولی نمایش عبارات ریاضی:


$$A^*B+C^*D$$

- روش PN برای نمایش عبارات ریاضی: عملگرها قبل از عملوندها قرار می‌گیرند.

$$+^*AB^*CD$$

- روش RPN برای نمایش عبارات ریاضی: عملگرها بعد از عملوندها قرار می‌گیرند

$$AB^*CD^*+$$




استفاده از پشته برای پیاده سازی RPN

در برقی ماشینهای حساب و کامپیووترها از ترکیب پشته و RPN برای محاسبه عبارات ریاضی استفاده می‌کنند.

1. ابتدا عبارت بصورت RPN نوشته می‌شود (معمولاً این کار توسط کامپایلر انجام می‌شود)
2. در هذگاه محاسبه
 - با برخورد به عملوندها آنها را در پشته PUSH می‌کنیم
 - با برخورد با عملگرها ، دو داده موجود در بالای پشته POP شده و عمل مورد نظر بر روی آنها انجام و حاصل در پشته PUSH می‌شود.

مثال



برای مماسنی عبارت زیر یک کامپایلر ممکن است که زیر را تولید نماید.


$$a = b + c * d;$$

PUSH	b
PUSH	c
PUSH	d
MUL	
ADD	
POP	a

عبارت معادل RPN بصورت زیر خواهد بود:
bcd*+

در اینصورت محتوی پشته بصورت زیر خواهد بود:

			d			
		c		c	c*d	
b	b		b		b	b+c*d
PUSH	b	PUSH	c	PUSH	d	MUL
						ADD
						pop




فرمت دستور العمل

دھمومل ترین فرمت يك دستور العمل

- قسمت Opcode، مشخص کننده نوع عملیات دستور .1
- قسمت آدرس، مشخص کننده آدرس یک فانه حافظه یا ثبات .2
- پروسسوار
- قسمت حالت آدرس دهنی، تعیین کننده عملوند یا آدرس مؤثر .3

Opcode	Mode	Add/reg
--------	------	---------



دستورات سه آدرسی

در کامپیووترهای سه آدرسی، هر قسمت آدرس، برای مشخص نمودن یک ثبات پردازند و یا آدرس یک عاملوند در حافظه تخصیص داده می‌شود.

ADD R1, A, B


$R1 \leftarrow M[A] + M[B]$

ADD R2, C, D

$R2 \leftarrow M[C] + M[D]$

MUL X, R1, R2

$M[X] \leftarrow R1 \times R2$



دستورات دوآدرسی

دستورات دوآدرسی معمول‌ترین فرمت دستور در کامپیوترها هستند.
قسمت آدرس هی‌تواند یک ثبات پردازنده یا یک خانه حافظه را مشخص
نماید.

MOV R1, A

$R1 \leftarrow M[A]$

ADD R1, B

$R1 \leftarrow R1 + M[B]$

ADD R2, D


$R2 \leftarrow R2 + M[D]$

MUL R1, R2

$R1 \leftarrow R1 \times R2$

MOV X, R1

$M[A] \leftarrow R1$



دستورات یک آدرسی

دستورات یک آدرسی، برای تماه عملیات بز وی داده‌ها، ثبات AC را به کار می‌برد.

LOAD A

$AC \leftarrow M[A]$

ADD B

$AC \leftarrow AC + M[B]$

STORE T

$M[T] \leftarrow AC$

LOAD C

$AC \leftarrow M[C]$

ADD D


$AC \leftarrow AC + M[D]$

MUL T

$AC \leftarrow AC \times M[T]$

STORE X

$M[X] \leftarrow AC$



دستورات صفر آدرسی

دستورات صفر آدرسی، برای تمایل عملیات بر روی داده‌ها، از پیشنهاده می‌گند.

Push A

Push B

ADD


Push C

Push D

ADD

MUL


POP X



حالات آدرس دهی


دستورات یک کامپیوتر عملی را بر روی داده ذخیره شده در حافظه و یا (جیسترهای CPU) انجام می دهند. وش مشخص کردن عملوند یک دستورالعمل حالات آدرس دهی و یا نامیده می شود. addressing mode

- اصولاً حالات مختلف آدرس دهی عملوند دستور، تسهیلات زیر را در سیستم فراهم می آورد:
- .1 قابلیت ایجاد شمارنده برای برنامه حلقه، و شاخص بندی در داده ها و همچنین ایجاد اشارهگر حافظه و جابجایی برای کاربر فراهم می شود
 - .2 امکان تقلیل تعداد بیت های قسمت آدرس دستور، فراهم می شود.



انواع حالت های آدرس دهی

- Implied Addressing Mode آدرس دهی ضمنی
- Immediate Addressing Mode آدرس دهی بلادرنگ
- Register Addressing آدرس دهی ثبات
- Register Indirect Addressing آدرس دهی غیر مستقیم بگمدی ثبات
- Autoincrement or Autodecrement آدرس دهی افزایش و یا کاهشی خودکار
- Direct Addressing Mode آدرس دهی مستقیم
- Indirect Addressing Mode آدرس دهی غیر مستقیم
- Relative Addressing Mode آدرس دهی نسبی
- Index Addressing Mode آدرس دهی شاخص
- Base Register Addressing Mode آدرس دهی با ثبات پایه




آدرس دهی ضمنی

Implied Addressing Mode •

در این روش اپراندها بصورت ضمنی در داخل دستورالعمل مشخص می شوند.

- مثل دستور CMA که محتوی آکوهولاتور را متمم می کند.
- دستورات صفر آدرسی مورد استفاده در کامپیوترهای stack machine نیز از آدرس دهی ضمنی استفاده می کنند زیرا عملوندها بطور ضمنی در بالای پسته در نظر گرفته می شوند.



آدرس دهی بلاذرنگ

Immediate Addressing Mode •

در این روش مقدار عملوند در داخل خود دستور العمل داده می شود.


این مد آدرس دهی برای مقدار دهی (جیسترهای بکار) می (۶۹).

• مثُل دستور زیر در پردازنده x86

MOV CX, 1024

Instruction

Operand



آدرس دهی ثبات


Register Addressing

- در این روش عملوندها در داخل رجیسترها پردازندۀ قرار دارند. با استفاده از K بیت می‌توان تعداد 2^k رجیستر را مشخص نمود.


x86


ADD AL, BL

Instruction



CPU registers







آدرس دهی غیر مستقیم به کمک ثبات

Register Indirect Addressing •

- در این روش دستورالعمل (جیستر) را مشخص می‌کند که محتوی آن آدرس عملوند در حافظه را مشخص خواهد نمود.
- مثل دستور زیر در پردازنده x86 •

MOV BX,[SI]







آدرس دهی افزایش و یا کاهشی خودکار

Autoincrement or Autodecrement addressing •

- این نوع مشابه آدرس دهی غیر مستقیم به کمک ثبات است با این تفاوت که مقدار رजیستر بعد از استفاده برای محاسبه آدرس موثر افزایش و یا کاهش می یابد.







آدرس دهی مستقیم

Direct Addressing Mode •

- در این روش آدرس عملوند در داخل دستور العمل ذکر می شود.
- مثل دستور زیر در پردازنده x86

MOV AX,[3000]







آدرس دهی غیرمستقیم

Indirect Addressing Mode •

در این (وش آدرس موجود در دستورالعمل محلی از حافظه را مشخص می کند که آدرس عملوند در آنها قرار دارد. در این حالت برای دسترسی به عملوند دوبار (جوع به حافظه مورد نیاز است: یکبار برای پیدا کردن آدرس آن و بار دیگر برای خواندن مقدار آن.






آدرس دهی نسبی


Relative Addressing Mode •

- در این روش آدرس موقّع از جمیع آدرس مخصوص شده در داخل دستورالعمل و محتوای PC حاصل می‌شود:

Effective Address = address part of instruction + content of PC

- آدرس دهی نسبی در دستورالعمل های انشعابی که آدرس پرش در نزدیکی دستور قراردارد





آدرس دهی شاخص

Index Addressing Mode


در این (وش آدرس موثر از جمع آدرس مشخص شده در داخل دستورالعمل و محتوی یک (جیستر مخصوص که (جیستر Index نامیده میشود حاصل می شود:


Effective Add.= address part of instruction + content of index register

معمولا از این (وش برای دسترسی به داده های یک آرایه استفاده می شود که محل شروع داده ها در حافظه در دستورالعمل مشخص می شود و فاصله داده مورد نظر تا محل شروع توسط (جیستر Index تعیین می گردد.

Memory

Instruction







آدرس دهی با ثبات پایه

Base Register Addressing Mode •

- این روش مشابه آدرس دهی با ثبات شاخص است با این تفاوت که به جای ثبات شاخص از ثبات پایه استفاده می‌شود. تفاوت این دو روش در نحوه استفاده از رجیسترها است.

Effective Add.= address part of instruction + content of Base register





حالتهای آدرس دهی x86

Mode	Address
Immediate	Operand = A
Register	$EA=R$
Operand	$EA=(SR)+A$
Register Indirect	$EA=(SR)+(B)$
Based	$EA=(SR)+(B)+A$
Index	$EA=(SR)+(I)+A$
Scaled Index	$EA=(SR)+(I)*S+A$
Based Index	$EA=(SR)+(B)+(I)$
Based Scaled Index	$EA=(SR)+(I)*S+(B)$
Based Index with Displacement	$EA=(SR)+(B)+(I)+A$
Based Scaled Index with Displacement	$EA=(SR)+(B)+(I)*s+A$

EA = Effective Address

(X) = contents of X

SR = Segment register

A = Contents of an address field in the instruction


R = register

B = baseregister

I = index register

S = scale factor

مثال عددی



آدرس حافظه

200 **AC** بارگردان | حالت

201 $500 = \text{آدرس}$

202 دستور بعدی

مقدار آکومولاتور در صورت
اجرای دستور موجود در آدرس
200 برای هالتهای مختلف
آدرس دهی چیست؟

399 150

400 700

PC = 200

500 800

R1 = 400

600 900


XR = 100

702 125


AC

800 100


مثال عددی



محتوای اکومولیتور	آدرس مؤثر	حالات آدرس دهی
۸۰۰	۵۰۰	مستقیم
۵۰۰	۲۰۱	بلافصل
۳۰۰	۸۰۰	غیرمستقیم
۳۲۵	۷۰۲	نسبی
۹۰۰	۶۰۰	شاخص دار
۱۴۰۰	-	ثبات
۷۰۰	۱۴۰۰	غیرمستقیم از طریق ثبات
۷۰۰	۱۴۰۰	افزایش خودکار
۱۴۵۰	۳۹۹	کاهش خودکار




دستورات با طول متغیر




VAX instrs: 1-53 bytes!

- در اغلب پردازنده های تجارتی نظیر 8086 طول دستورات متفاوت می باشد.
- استفاده از دستورات با طول متفاوت باعث کدینگ موثر دستورات می گردد زیرا بیت های بلا استفاده را کاهش می دهد.
- اما در عین حال اینکار می تواند پیاده سازی سریع دستورات را مشکل نماید زیرا دسترسی به عملوندها بصورت متوالی انجام می شود.




مجموعه دستورات کامپیوتر

- دستورات مورد استفاده در کامپیوترهای مختلف از لحاظ تعداد، عملکرد، نشانه های مورد استفاده برای اس梅بلی، و کد باینری بسیار متفاوت هستند با این وجود تمایل آنها دارای دستوراتی از گروههای زیر میباشند:
 - دستورات انتقال داده
 - دستورات محاسباتی، منطقی و جابجائی
 - دستورات کنترل برنامه



دستورات معمول انتقال اطلاعات


نام	فرم سمبولیک	
انتقال داده بین حافظه و (جیسترها)	{ Load Store	LD ST
انتقال داده بین (جیسترها) انتقال داده بین حافظه و (جیسترها)	Move	MOV
تحویل داده های دو (جیستر و یا یک (جیستر و حافظه	Exchange	XCH
انتقال داده بین و (ودی/خروجی و (جیسترها)	{ Input Output	IN OUT
انتقال داده بین پشته و (جیسترها)	{ Push Pop	PUSH POP



هشت حالت آدرسدهی برای دستور بارگردن


حالت آدرسدهی	زبان اsemblی	زبان انتقال ثبات‌ها
آدرسدهی مستقیم	LD ADR	AC ← M[ADR]
آدرسدهی غیرمستقیم	LD @ADR	AC ← M [M[ADR]]
آدرسدهی نسبی	LD \$ADR	AC ← M [PC + ADR]
آدرسدهی بلافصل	LD #NBR	AC ← NBR
آدرسدهی شاخص	LD ADR (X)	AC ← M [ADR + XR]
آدرسدهی ثبات	LD RI	AC ← RI
آدرسدهی طریق ثبات غیرمستقیم	LD (RI)	AC ← M [RI]
آدرسدهی افزایش خودکار	LD (RI)+	AC ← M [RI], RI ← RI + 1

دستورات معمولی ریاضی




نام دستور	نماد دستور
افزایش دهنده یک	INC
کاهش دهنده یک	DEC
جمع	ADD
تفریق	SUB
ضرب	MUL
تقسیم	DIV
جمع با بیت نقلی	ADDC
مکمل ۲	NEG

دستورات منطقی و عملیات روی بیت



نام دستور	نماد دستور	
صفر کردن	Clear	CLR
مکمل کردن	Complement	COM
AND	AND	AND
OR	OR	OR
XOR	XOR	XOR
صفر کردن بیت نقلی	Clear carry	CLRC
یک کردن بیت نقلی	Set carry	SETC
مکمل کردن بیت نقلی	Complement carry	COMC
فعال کردن وقفه	Enable Interrupt	EI
غیرفعال کردن وقفه	Disable Interrupt	DI

دستورات معمولی شیفت



ناه دستور

فرم نمادین

شیفت به راست

Logical Shift Right

SHR

شیفت به چپ

Logical Shift Left

SHL

شیفت ریاضی به راست

Arithmetic Shift Right

SHRA

شیفت ریاضی به چپ

Arithmetic Shift Left

SHLA

چرخش به راست

Rotate Right

ROR

چرخش به چپ

Rotate Left

ROL

چرخش به راست از طریق
بیت نقلی


Rotate Right through carry

RORC

چرخش به چپ از طریق بیت
نقلی


Rotate Left through carry

ROLC





دستورات متداول کنترل برنامه

نام دستور	فره نمادین
انشعاب	BR
پرش	JMP
(د گردن	SKP
صدا زدن	CALL
بازگشت	RET
مقایسه	CMP
تست	TST




بیت های وضعیت






- منظور از وقفه انتقال کنترل برنامه از یک برنامه در حال اجرا به یک برنامه سرویس دهنده خاص در نتیجه یک درخواست داخلی یا فارجی است که پس از اجرای روال سرویس دهنده، کنترل به برنامه اصلی باز می‌گردد.

وقفه




- روال وقفه مشابه فرآفوانی زیرروال است با این تفاوت که :
- برنامه فرعی (زیرروال) در اثر اجرای یک دستور شروع می شود، اما روال وقفه به علت اعمال یک سیگنال داخلی با خارجی است.
- آدرس برنامه فرعی در بخش آدرس دستور واقع است، اما در وقفه آدرس سرویس دهی وقفه توسط سفت افزار مشخص می شود.
- در زمان اجرای برنامه فرعی، تنها محتوای PC ذخیره می شود؛ در صورتی که به هنگام اجرای یک سرویس وقفه علاوه بر محتوای PC، وضعیت کلی CPU نیز ذخیره می شود. به این وضعیت کلی CPU کلمه حالت (Program Status Word = PSW) گفته می شود.



انواع مختلف وقهه در کامپیوتر


- **وقهه های خارجی**
 - این وقهه ها ساخت افزاری بوده و سیگنال وقهه توسط یک دستگاه I/O اعمال می شود.
- **وقهه های داخلی**
 - در اثر استفاده غلط و نابجایی یک دستور حاصل می شود. مثل رخ دادن انباشOverflow یک تقسیم بر صفر، سوریز شدن پشته که متناسب با هر کدام از آنها یک سرویس دهنده وقهه اجرا می شود که معمولاً پیغامی است در جهت تصمیع داده یا دستورالعمل. این وقهه گاهی trap نامیده می شود.
- **وقهه های زره افزاری**
 - نوع خاصی از صدا زدن برنامه فرعی هستند . و در اثر یک دستورالعمل اجرا می شود. برای انجام عملیات خاصی نظیر تغییر مد برنامه از حالت user به supervisor بکار می (وند. تفاوت آن با اجرای زیرروال آن است که علاوه بر ذخیره محتوای PC وضعیت کلی CPU را نیز ذخیره می کند.



کامپیوترهای با مجموعه دستورات کاهش یافته


RISC = Reduced Instruction Set Computer

- دستورات ساده و کمی دارند
- هدف این است که بتوان دستورات را به سرعت اجرا کرد. اغلب دستورات RISC در یک سیکل اجرا می‌شوند (بعد از واکنشی و (مزگشایی))
- چون دستورات در زمان متشابهی اجرا می‌شوند عمل pipeline دارای بازده بالایی خواهد بود.
- کم بودن دستورات باعث ساده شدن واحد کنترل و مسیرهای ارتباطی می‌شود که منجر به کم شدن تعداد قطعات مورد نیاز برای ساخت پردازنده می‌شود. این کار سرعت پردازنده را نیز افزایش می‌دهد.




ویژگی های کامپیوترهای RISC

- تعداد دستورالعمل ها محدود می باشد.
- غالباً دستورات دارای طول ثابت و فرمت یکسان می باشند. این کار باعث می شود تا خواندن دستورات و هزگشائی آنها سریع باشد. زیرا لازم نیست تا معلوم شدن طول دستور برای هزگشایی آن صبر کرد. یکسانی فرمت باعث سهولت هزگشایی می گردد زیرا کد و آدرس همه دستورات در محل یکسانی قرار دارند.
- کنترل از نوع سفت افزاری است.



ویژگی های RISC


- پردازش داده ها در CPU انجام می شود.
- تعداد رجیسترها زیادی دارند.
- کم شدن دستورات باعث کوچک شدن واحد کنترل و آزاد شدن فضای برای گنجاندن تعداد بیشتری رجیستر می شود.
- متغیرهای محلی، نتایج میانی و پارامترهای توابع در داخل رجیسترها ذخیره شده و تعداد جمیع به حافظه کاهش پیدا می کند.
- استفاده از تکنیک همپوشانی register windows باعث افزایش سرعت صدا زدن تابع و بازگشت از آن می شود.



ویژگی های RISC

- مراجعه به حافظه محدود به دستورات Load (LD) و Store (ST) است.
- باقی دستورات بر روی محتوی (جیسترهای معمولی) عمل می کنند.
- تعداد مدهای آدرس دهنده آنها کم است
- معمولاً فقط از مدهای آدرس دهنده زیر استفاده می شود:
 - register addressing
 - direct addressing
 - register indirect addressing
 - displacement addressing

مثالی از دستورات RISC




$$X = (A + B) \times (C + D)$$

برنامه محاسبه


LOAD	R1, A	$R1 \leftarrow M[A]$
LOAD	R2, B	$R2 \leftarrow M[B]$
LOAD	R3, C	$R3 \leftarrow M[C]$
LOAD	R4, D	$R4 \leftarrow M[D]$
ADD	R1, R1, R2	$R1 \leftarrow R1 + R2$
ADD	R3, R3, R4	$R3 \leftarrow R3 + R4$
MUL	R1, R1, R3	$R1 \leftarrow R1 \times R3$
STORE	X, R1	$M[X] \leftarrow R1$

کامپیوترهای با مجموعه دستورات پیچیده

CISC




- معماری یک کامپیوتر متاثر از مجموعه دستورات انتخاب شده برای آن است.
- در کامپیوترهای اولیه سعی بر این بود تا تعداد دستورات کم و ساده باشد تا پیاده سازی سفت افزاری آن ممکن باشد.
- با پیشرفت در زمینه سفت افزار و ارزان شدن آن تعداد دستورات کامپیوترها افزایش یافته و بر پیمایدگی آنها افزوده گردید. هدف این بود تا هر چه بیشتر نیازهای کاربران را در سفت افزار گنجانده و با کاهش فاصله بین زبانهای سطح بالا و دستورات کامپیوتر کار ترجمه دستورات سطح بالا را ساده تر کنند. این نوع کامپیوترها که تا 200 دستور و تعداد بسیار زیادی مد آدرس دهی داشتند. این کامپیوترها Complex Instruction Set Computer (CISC) هی نامند.



ویژگی های کامپیوترهای CISC


- تعداد زیادی دستورالعمل دارند (۱۰۰ تا ۲۰۰ عدد)
- دستوراتی برای انجام کارهای ویژه دارند که معمولاً به ندرت مورد استفاده قرار می گیرند
- تعداد زیادی مد آدرس دهنده دارند.
- طول دستورالعمل ها متغیر است پس کدگشایی (Decoding) آن پیچیده است.
- دستوراتی دارند که عملیاتی را بر ۶۰ی ابراندهای موجود در حافظه انجام می دهند و مستقیماً داده های حافظه را دستگاری می کنند.
- برای اجرای دستورات به چندین کلک نیاز هست.



Intel 486™ DX CPU


- Design 1986 – 1989
- 25 MHz, 33 MHz
- 1.2 M transistors
- 1.0 micron
- 5 stage pipeline
- Unified 8 KByte code/data cache (write-through)
- First IA-32 processor capable of executing 1 instruction per clock cycle






Pentium® Processor


- Design 1989 – 1993
- 60 MHz, 66 MHz
- 3.1 M transistors
- 0.8 micron
- 5 stage pipeline
- 8 KByte instruction and 8 KByte data caches (writeback)
- Branch predictor
- Pipelined floating point
- First superscalar IA-32: capable of executing 2 instructions per clock






Pentium® II Processor


- Design 1995 – 1997
- 233 MHz, 266 MHz, 300 MHz
- 7.5 M transistors
- 0.35 micron
- 16 KByte L1I, 16 KByte L1D, 512 KByte off-die L2
- First compaction of P6 microarchitecture






Pentium® III Processor (Katmai)

- Introduced: 1999
- 450 MHz, 500 MHz, 533 MHz, 600MHz
- 9.5 M transistors
- 0.25 micron
- 16 KByte L1I, 16 KByte L1D, 512 KByte off-chip L2
- Addition of SSE instructions.




SSE: Intel Streaming SIMD Extensions to the x86 ISA

Pentium® III Processor (Coppermine)




- Introduced: 1999
- 500MHz ... 1133MHz
- 28 M transistors
- 0.18 micron
- 16 KByte L1I, 16 KByte L1D, 256KByte on-chip L2
- Integrate L2 cache on chip, It topped out at 1GHz.






Pentium® IV Processor

- Introduced: 2000
- 1.3GHz ... 2GHz ... 3.4GHz
- 42M ... 55M ... 125 M transistors
- 0.18 ... 0.13 ... 0.09 micron
- Latest one: 16 KByte L1I, 16 KByte L1D, 1M on-chip L2
- Very high clock speed and SSE performance






Intel® Itanium® Processor

- Design 1993 – 2000
- 733 MHz, 800 MHz
- 25 M transistors
- 0.18 micron
- 3 levels of cache
 - 16 KByte L1I, 16 KByte L1D
 - 96 KByte L2
 - 4 MByte off-die L3
- Superscalar degree 6, in-order machine
- First implementation of 64-bit Itanium architecture






Intel® Itanium 2® Processor


- Introduced: 2002
- 1GHz
- 221 M transistors
- 0.18 micron
- 3 levels of cache
 - 32 KByte I&D L1
 - 256 KByte L2
 - integrated 1.5MByte L3
- Based on EPIC architecture
- Enhanced Machine Check Architecture (MCA) with extensive Error Correcting Code (ECC)



Cache Size Becoming Larger and Larger




1993: Pentium




8 KByte I-cache
and 8 KByte D-cache

1997: Pentium-II




- 16 KByte L1I, 16 KByte L1D
- 512 KByte off-die L2


2002: Itanium-2




- Level 1: 16K KByte I- cache, 16 KByte D-cache
- Level 2: 256 KB
- Level 3: integrated 3 MB or 1.5 MB



Motorola's PowerPC™ 604 RISC Microprocessor



Motorola's PowerPC 604



Pentium

Intel Pentium 4 Northwood

Buffer Allocation & Register Rename

Instruction Queue (for less critical fields of the uOps)
 General Instruction Address Queue & Memory Instruction Address Queue (queues register entries and latency fields of the uOps for scheduling)
 Floating Point, MMX, SSE2 Renamed Register File
 128 entries of 128 bit.

uOp Schedulers

FP Move Scheduler: (8x8 dependency matrix)
 Parallel (Matrix) Scheduler for the two double pumped ALU's
 General Floating Point and Slow Integer Scheduler: (8x8 dependency matrix)

Load / Store uOp Scheduler: (8x8 dependency matrix)
 Load / Store Linear Address Collision History Table

Integer Execution Core

- (1) uOp Dispatch unit & Replay Buffer Dispatches up to 6 uOps / cycle
- (2) Integer Renamed Register File 128 entries of 32 bit + 6 status flags 12 read ports and six write ports
- (3) Databus switch & Bypasses to and from the Integer Register File.
- (4) Flags, Write Back
- (5) Double Pumped ALU 0
- (6) Double Pumped ALU 1
- (7) Load Address Generator Unit
- (8) Store Address Generator Unit
- (9) Load Buffer (48 entries)
- (10) Store Buffer (24 entries)

Execution Pipeline Start

Register Alias History Tables (2x126)
 Register Alias Tables uOp Queue

Micro code ROM & Flash

Instruction Trace Cache

Trace Cache Fill Buffers Distributed Tag comparators 24 bit virtual Tags

Trace Cache Access, next Address Predict

Trace Cache Branch Prediction Table (BTB), 512 entries.
 Return Stacks (2x16 entries)
 Trace Cache next IP's (2x)
 Miscellaneous Tag Data


Instruction Decoder

Up to 4 decoded uOps/cycle out. (from max. one x86 instr/cycle)
 Instructions with more than four are handled by Micro Sequencer
 Trace Cache LRU bits
 Raw Instruction Bytes in
 Data TLB, 64 entry fully associative, between threads dual ported (for loads and stores)

Instruction Fetch from L2 cache and Branch Prediction

Front End Branch Prediction Tables (BTB), shared, 4096 entries in total
 Instruction TLB's 2x64 entry, fully associative for 4k and 4M pages. In: Virtual address [31:12] Out: Physical address [35:12] + 2 page level bits

Front Side Bus Interface, 400..800 MHz



Intel Pentium 5 Prescott

Trace Cache Access,
next Address Predict

Trace Cache Branch Prediction
Table (BTB), 1024 entries.
Return Stacks (4 x16 entries)
Trace Cache next IP's (4x)

Instruction Decoder

Up to 4 decoded uOps/cycle out.
(from max. one x86 instr/cycle)
Instructions with more than four
are handled by Micro Sequencer

Raw Instruction Bytes in
Data TLB, 64 entry fully
associative, between threads
dual ported (for loads and stores)

Front End Branch Prediction
Tables (BTB), shared, 4096
entries in total

Instruction TLB's 128 entry,
fully associative for 4k and 4M
pages. In: Virtual address [47:12]
Out: Physical address [39:12] +
2 page level bits


Instruction Fetch
from L2 cache and
Branch Prediction

Front Side Bus Inter-
face, 533..800 MHz


Instruction Trace Cache

Execution Pipeline Start

Buffer Allocation &
Register Rename



- (13) Databus multiplexing
(14) Cache Line Read / Write Transferbuffers and
256 bit wide bus to and from L2 cache
- (11) ROB Reorder Buffer 4x64 entries
(12) 16 kByte Level 1 Data cache
four way set associative. 1R/1W




**There was a Door to which I found no Key
There was a Veil past which I could not see**

Some little Talk awhile of ME and THEE

**There seemed – and then no more of THEE
and ME**

*Ommar Khayam
The Sage*



برای کسب اطلاعات بیشتر در مورد این درس می‌توانید به وب سایت
آموزشی در لینک زیر مراجعه نمایید

<http://shafieian-education.ir>