

معماری کامپیوتر

ساختار CPU


فصل هشتم کتاب موريس مانو

محمدعلی شفیعیان

<http://shafieian-education.ir>



اجزای تشکیل دهنده CPU



CPU از دید استفاده کننده



● از دید یک برنامه نویس که به زبان سطح پایین برنامه نویسی می کند یک CPU دارای مشخصه های زیر خواهد بود

- Instruction format
- The instruction Set
- Addressing modes
- Register organization

3

معماری های مختلف CPU



- Accumulator machine
- Register machine :PowerPC
- Stack machine :the Java virtual machine

مثال: ماشین های X86 دارای یک معماری با مجموعه دستورات پیچیده ای است که تمامی جنبه های معماری های فوق را در بر می گیرد.

4

اهمیت معماری CPU چقدر است؟



- استفاده کننده نهائی: هیچ!
- برنامه نویس سطح بالا
فیلی کم. تا مدی که بتواند کامپایلر مناسب را انتخاب نموده و عملکرد برنامه را بهینه کند
- برنامه نویس سطح پائین / طراح OS
این افراد باید اطلاعات کافی در مورد رجیسترها، سافتار حافظه، انواع داده های موجود و عملکرد دستورات داشته باشند.

5

ساختار رجیسترها



- یکی از مهمترین ویژگی های تعیین کننده برای یک CPU سافتار رجیسترهای داخلی آن است. این رجیسترها به دو دسته تقسیم بندی می شوند:
- رجیسترهایی که استفاده کننده آنها را می بیند! و می تواند از طریق برنامه نویسی به آنها دسترسی داشته باشد
 - Data registers
 - Address registers
 - index register
 - segment pointer
 - stack pointer
 - Condition codes (flags)
- رجیسترهایی که برای کنترل و نگهداری وضعیت CPU بکار می روند. این رجیسترها توسط وامد کنترل برای اجرای دستورات مورد استفاده واقع می شوند
 - Program counter
 - Instruction register


6

رجیسترهای عمومی

- مملى برای ذخیره داده ها هستند که در داخل CPU تعبیه شده اند تا با فراهم آوردن دسترسی سریع و آسان عملکرد CPU را افزایش دهند.
- این رجیسترها توسط یک باس مشترک مخصوص به هم وصل می شوند
- استفاده کننده می تواند از این رجیسترها برای کاربردهای مختلف مناسباتی، منطقی و شیفت استفاده نماید.

7

مجموعه رجیسترهای عمومی و ALU مشترک



8

مجموعه رجیسترهای عمومی و ALU مشترک



در شکل فوق:

- فروجی هر رجیستر به دو MUX متصل شده است. این کار باعث می شود تا هر یک از آنان را بتوان آزادانه بعنوان مبدا عملیات ALU انتخاب نمود.
- برای اینکه بتوان فروجی ALU را به هر یک از رجیسترها منتقل نمود این فروجی به ورودی تمام رجیسترها متصل شده و علاوه بر آن با استفاده از یک دیگر مقصد عملیات را مشخص می کنیم.
- یک ALU ممکن است که قادر به انجام عملیات مختلفی باشد، برای انتخاب یک عمل مورد نیاز از فطوط کنترلی OPR استفاده می شود.

9

مثالی از عملیات ALU



- برای مثال فرض کنید که می خواهیم micro-operation زیر را انجام دهیم:
 $R1 \leftarrow R2 + R3$
- برای انجام این عمل وامد کنترل باید سیگنالهای لازم را برای انتخاب ورودیهای متناسب دیگر، MUXA, MUXB و ALU انتخاب نماید:
 1. تعیین مقدار مناسب برای ورودی MUXA یعنی SELA طوری که ممثوی رجیستر R2 در روی باس A قرار گیرد.
 2. تعیین مقدار مناسب برای ورودی MUXB یعنی SELB طوری که ممثوی رجیستر R3 در روی باس B قرار گیرد.
 3. تعیین مقدار لازم برای ورودی OPR که ALU را وادار به انجام عمل جمع A+B نماید.
 4. در نهایت انتخاب مقدار مناسب برای دیگر SELD به نموی که فروجی ALU را به رجیستر R1 منتقل نماید.

10

سیگناهای کنترلی



- هر ۴ دسته سیگنال فوق باید بطور همزمان توسط وامد کنترل ایجاد شده و در شروع یک سیکل کلاک آماده باشند.
- در طول یک سیکل کلاک داده رجیسترها از طریق مالتی پلکسرها و ALU به باس خروجی رسیده و آماده می شود تا با آمدن لبه پالس ساعت بعدی وارد رجیستر مقصد گردد.
- برای اینکه بتوانیم CPU سریعی داشته باشیم باید ALU مداراتی ساخته شود که بتوانند به سرعت عمل مورد نظر را انجام دهند

11

کلمه کنترل



SELA	SELB	SELD	OPR
<i>Binary code</i>	<i>SELA</i>	<i>SELB</i>	<i>SELD</i>
000	Input	Input	None
001	R1	R1	R1
010	R2	R2	R2
011	R3	R3	R3
100	R4	R4	R4
101	R5	R5	R5
110	R6	R6	R6
111	R7	R7	R7

- در مثال نشان داده شده تعداد ۱۴ متغیر باینری وجود دارند که مقدار آنها باید توسط وامد کنترل تعیین گردد. هر ترکیب این متغیرها یک کلمه کنترل نامیده میشود. این کلمه به ۴ فیلد تقسیم می شود

12

عملیات ALU



OPR Select	Operation	Symbol
00000	Transfer A	TSFA
00001	Increment A	INCA
00010	Add A + B	ADD
00101	Subtract A - B	SUB
00110	Decrement A	DECA
01000	And A and B	AND
01010	OR A and B	OR
01100	XOR A and B	XOR
01110	Complement A	COMA
10000	Shift right A	SHRA
11000	Shift left A	SHLA

• در CPU انجام عملیات مناسبی و منطقی بر عهده ALU است. عمل شیفت را می توان توسط یک Shifter که قبل و یا بعد از ALU قرار می گیرد انجام داد. در مواردی هم ممکن است عمل شیفت توسط خود ALU انجام شود. در فصل ۴ طراحی پنین ALU را دیدیم که عملیات آن در جدول مقابل ذکر شده است

13

مثال



• برای انجام ریزعمل زیر

$$R1 \leftarrow R2 - R3$$

می بایست کلمه کنترلی بصورت زیر انتخاب شود:

Field:	SELA	SELB	SELD	OPR
Symbol	R2	R3	R1	SUB
Control word	010	011	001	00101

همانطور که قبلا دیدیم یک راه پیاپی سازی وامد کنترل استفاده از میکروپروگرامینگ است که در آن هر کلمه کنترلی در یک محل از حافظه ROM ذخیره فواید شد.

14

پشته (Stack)



- موارد استفاده از پشته
 - ذخیره متغیرهای یک برنامه
 - ذخیره ممتوی سایر رجیسترها وقتی که یک برنامه فرعی صدا زده می شود
 - کمک به ترجمه عملیات مناسباتی با روش RPN
- رجیستر SP ممل آفرین داده ذخیره شده در پشته را مشخص می کند

15


پیاده سازی پشته



1. پیاده سازی پشته بوسیله رجیسترها
2. پیاده سازی پشته در قسمتی از حافظه RAM

16

پیاده سازی پشته بوسیله رجیسترها




عملیات روی پشته



- Push
 - $SP \leftarrow SP + 1$
 - $M[SP] \leftarrow DR, EMTY \leftarrow 0$
 - $\text{if}(SP=0) \text{ Then } (FULL \leftarrow 1)$
- POP
 - $DR \leftarrow M[SP], FULL \leftarrow 0$
 - $SP \leftarrow SP - 1$
 - $\text{if}(SP=0) \text{ Then } (EMTY \leftarrow 1)$

پیاده سازی پشته در قسمتی از حافظه RAM



19

عملیات روی پشته

- Push
 - $SP \leftarrow SP - 1$
 - $M[SP] \leftarrow DR$
- POP
 - $DR \leftarrow M[SP]$
 - $SP \leftarrow SP + 1$

20

محدودیت های پشته



هنگام استفاده از پشته:

باید مواظب بود که بزرگ شدن پشته باعث دست اندازی آن به داده های سایر برنامه ها در RAM نشود. همچنین برنامه های دیگر پشته را فراب نکنند.

21

نمایش لهستانی معکوس

Reverse Polish Notation (RPN)



- روش معمولی نمایش عبارات ریاضی:

$$A*B+C*D$$

- روش PN برای نمایش عبارات ریاضی: عملگرها قبل از عملوندها قرار می گیرند.

$$+*AB*CD$$

- روش RPN برای نمایش عبارات ریاضی: عملگرها بعد از عملوندها قرار می گیرند

$$AB*CD*+$$

22



استفاده از پشته برای پیاده سازی RPN

در برقی ماشینهای مساب و کامپیوترها از ترکیب پشته و RPN برای محاسبه عبارات ریاضی استفاده می کنند.

1. ابتدا عبارت بصورت RPN نوشته می شود (معمولاً این کار توسط کامپایلر انجام می شود)

2. در هنگام محاسبه

- با برفورد به عملوندها آنها را در پشته PUSH می کنیم
- با برفورد با عملگرها ، دو داده موجود در بالای پشته POP شده و عمل مورد نظر بر روی آنها انجام و حاصل در پشته PUSH می شود.

23



مثال


برای محاسبه عبارت زیر یک کامپایلر ممکن است کد زیر را تولید نماید.
 $a = b + c * d;$

PUSH	b
PUSH	c
PUSH	d
MUL	
ADD	
POP	a

عبارت معادل RPN بصورت زیر خواهد بود:

$bcd*+$

در اینصورت محتوی پشته بصورت زیر خواهد بود:



24

فرمت دستورالعمل



• معمول‌ترین فرمت یک دستورالعمل

1. قسمت Opcode، مشخص‌کننده نوع عملیات دستور
2. قسمت آدرس، مشخص‌کننده آدرس یک خانه حافظه یا ثبات پرو세서
3. قسمت حالت آدرس‌دهی، تعیین‌کننده عملوند یا آدرس مؤثر

Opcode	Mode	Add/reg
--------	------	---------

25

دستورات سه آدرسی



در کامپیوترهای سه آدرسی، هر قسمت آدرس، برای مشخص نمودن یک ثبات پردازنده و یا آدرس یک عملوند در حافظه تفصیص داده می‌شود.

ADD R1, A, B
ADD R2, C, D
MUL X, R1, R2

$R1 \leftarrow M[A] + M[B]$
 $R2 \leftarrow M[C] + M[D]$
 $M[X] \leftarrow R1 \times R2$

26

دستورات دو آدرسی



دستورات دو آدرسی معمولترین فرمت دستور در کامپیوترها هستند. قسمت آدرس می‌تواند یک ثابت پردازنده یا یک فانه حافظه را مشخص نماید.

MOV R1, A	$R1 \leftarrow M[A]$
ADD R1, B	$R1 \leftarrow R1 + M[B]$
ADD R2, D	$R2 \leftarrow R2 + M[D]$
MUL R1, R2	$R1 \leftarrow R1 \times R2$
MOV X, R1	$M[A] \leftarrow R1$

27

دستورات یک آدرسی



دستورات یک آدرسی، برای تمام عملیات بر روی داده‌ها، ثابت AC را به‌کار می‌برد.

LOAD A	$AC \leftarrow M[A]$
ADD B	$AC \leftarrow AC + M[B]$
STORE T	$M[T] \leftarrow AC$
LOAD C	$AC \leftarrow M[C]$
ADD D	$AC \leftarrow AC + M[D]$
MUL T	$AC \leftarrow AC \times M[T]$
STORE X	$M[X] \leftarrow AC$

28

دستورات صفر آدرسی



دستورات صفر آدرسی، برای تمام عملیات بر روی داده‌ها، از پشته استفاده می‌کند.

Push A
Push B
ADD
Push C
Push D
ADD
MUL
POP X

29

حالات آدرس دهی



دستورات یک کامپیوتر عملی را بر روی داده ذخیره شده در حافظه و یا رجیسترهای CPU انجام می‌دهند. روش مشخص کردن عملوند یک دستورالعمل حالات آدرس دهی و یا addressing mode نامیده می‌شود.

اصولا حالات مختلف آدرس دهی عملوند دستور، تسهیلات زیر را در سیستم فراهم می‌آورد:

1. قابلیت ایجاد شمارنده برای برنامه ملقه، و شفاف‌بندی در داده‌ها و هم‌چنین ایجاد اشاره‌گر حافظه و جابجایی برای کاربر فراهم می‌شود
2. امکان تقلیل تعداد بیت‌های قسمت آدرس دستور، فراهم می‌شود.

30

انواع حالت های آدرس دهی



- Implied Addressing Mode آدرس دهی ضمنی
- Immediate Addressing Mode آدرس دهی بلادرنگ
- Register Addressing آدرس دهی ثبات
- Register Indirect Addressing آدرس دهی غیر مستقیم بکمک ثبات
- Autoincrement or Autodecrement آدرس دهی افزایش و یا کاهش خودکار
- Direct Addressing Mode آدرس دهی مستقیم
- Indirect Addressing Mode آدرس دهی غیر مستقیم
- Relative Addressing Mode آدرس دهی نسبی
- Index Addressing Mode آدرس دهی شاخص
- Base Register Addressing Mode آدرس دهی با ثبات پایه

31

آدرس دهی ضمنی



Implied Addressing Mode •

در این روش اپراندها بصورت ضمنی در داخل دستورالعمل مشخص می شوند.

- مثل دستور CMA که ممتوی آکومولاتور را متمم می کند.
- دستورات صفر آدرسی مورد استفاده در کامپیوترهای stack machine نیز از آدرس دهی ضمنی استفاده می کنند زیرا عملوندها بطور ضمنی در بالای پیشته در نظر گرفته می شوند.

32

آدرس دهی بلادرنگ



• Immediate Addressing Mode

در این روش مقدار عملوند در داخل خود دستورالعمل داده می شود.

این مد آدرس دهی برای مقدار دهی (رجیسترها بکار می رود).

• مثل دستور زیر در پردازنده x86

MOV CX, 1024

Instruction



33

آدرس دهی ثابت



• Register Addressing

در این روش عملوندها در داخل (رجیسترهای پردازنده قرار دارند. با استفاده از K بیت می توان تعداد 2^k رجیستر را مشخص نمود.


• مثل دستور زیر در پردازنده x86

ADD AL, BL

Instruction



CPU registers




34

آدرس دهی غیر مستقیم به کمک ثبات



- Register Indirect Addressing
- در این روش دستورالعمل رجیستری را مشخص می کند که محتوی آن آدرس عملوند در حافظه را مشخص خواهد نمود.
- مثل دستور زیر در پردازنده x86


MOV BX,[SI]



آدرس دهی افزایش و یا کاهش خودکار



- Autoincrement or Autodecrement addressing
- این روش مشابه آدرس دهی غیر مستقیم به کمک ثبات است با این تفاوت که مقدار رجیستر بعد از استفاده برای مناسبه آدرس موثر افزایش و یا کاهش می یابد.



آدرس دهی مستقیم



- Direct Addressing Mode
- در این روش آدرس عملوند در داخل دستورالعمل ذکر می شود.
- مثل دستور زیر در پردازنده x86

MOV AX,[3000]




37

آدرس دهی غیرمستقیم



- Indirect Addressing Mode
- در این روش آدرس موجود در دستورالعمل مملى از حافظه را مشخص می کند که آدرس عملوند در آنجا قرار دارد. در این حالت برای دسترسی به عملوند دوبار رجوع به حافظه مورد نیاز است: یکبار برای پیدا کردن آدرس آن و بار دیگر برای خواندن مقدار آن .



38

آدرس دهی نسبی




Relative Addressing Mode

- در این روش آدرس موثر از جمع آدرس مشخص شده در داخل دستورالعمل و محتوای PC حاصل می شود:

Effective Address = address part of instruction + content of PC

- آدرس دهی نسبی در دستورالعمل های انشعابی که آدرس پرش در نزدیکی دستور قرار دارد



39

آدرس دهی شاخص




Index Addressing Mode

- در این روش آدرس موثر از جمع آدرس مشخص شده در داخل دستورالعمل و محتوای یک رجیستر مخصوص که رجیستر Index نامیده میشود حاصل می شود:

Effective Add. = address part of instruction + content of index register

- معمولاً از این روش برای دسترسی به داده های یک آرایه استفاده می شود که **محل شروع داده ها در حافظه در دستورالعمل مشخص می شود** و فاصله داده مورد نظر تا محل شروع توسط رجیستر Index تعیین می گردد.




40

آدرس دهی با ثبات پایه



- Base Register Addressing Mode
- این روش مشابه آدرس دهی با ثبات شناختی است با این تفاوت که به جای ثبات شناختی از ثبات پایه استفاده می شود. تفاوت این دو روش در نحوه استفاده از رجیسترها است.

Effective Add. = address part of instruction + content of Base register



41

حالت‌های آدرس دهی x86



Mode	Address
Immediate	Operand = A
Register	EA=R
Operand	EA=(SR)+A
Register Indirect	EA=(SR)+(B)
Based	EA=(SR)+(B)+A
Index	EA=(SR)+(I)+A
Scaled Index	EA=(SR)+(I)*S+A
Based Index	EA=(SR)+(B)+(I)
Based Scaled Index	EA=(SR)+(I)*S+(B)
Based Index with Displacement	EA=(SR)+(B)+(I)+A
Based Scaled Index with Displacement	EA=(SR)+(B)+(I)*s+A

EA = Effective Address
 (X) = contents of X
 SR = Segment register
 A = Contents of an address field in the instruction
 R = register
 B = baseregister
 I = index register
 S = scale factor B=base

42

مثال عددی



آدرس	مافظه
200	بارگردن AC
201	۵۰۰ = آدرس
202	دستور بصدی
399	۴۵۰
400	۷۰۰
500	۸۰۰
600	۹۰۰
702	۳۲۵
800	۳۰۰

مقدار آکومولاتور در صورت
اجرای دستور موجود در آدرس
200 برای حالت‌های مختلف
آدرس دهی چیست؟

PC = 200

R1 = 400

XR = 100

AC

43


مثال عددی



محتوای اکومولیتور	آدرس مؤثر	حالات آدرس‌دهی
۸۰۰	۵۰۰	مستقیم
۵۰۰	۲۰۱	بلافصل
۳۰۰	۸۰۰	غیرمستقیم
۳۲۵	۷۰۲	نسبی
۹۰۰	۶۰۰	شافص‌دار
۴۰۰	-	ثبات
۷۰۰	۴۰۰	غیرمستقیم از طریق ثبات
۷۰۰	۴۰۰	افزایش فودکار
۴۵۰	۳۹۹	کاهش فودکار

44

دستورات با طول متغیر



VAX instrs: 1-53 bytes!

- در اغلب پردازنده های تجاری نظیر 8086 طول دستورات متفاوت می باشد.
- استفاده از دستورات با طول متفاوت باعث کدینگ موثر دستورات می گردد زیرا بیت های بلا استفاده را کاهش می دهد .
- اما در عین حال اینکار می تواند پیاده سازی سریع دستورات را مشکل نماید زیرا دسترسی به عملوندها بصورت متوالی انجام می شود.

45

مجموعه دستورات کامپیوتر



- دستورات مورد استفاده در کامپیوترهای مختلف از لحاظ تعداد، عملکرد، نشانه های مورد استفاده برای اسمبلی، و کد باینری بسیار متفاوت هستند با این وجود تمامی آنها دارای دستوراتی از گروههای زیر میباشند:
- دستورات انتقال داده
- دستورات محاسباتی، منطقی و جابجائی
- دستورات کنترل برنامه

46

دستورات معمول انتقال اطلاعات



نام	فرم سمبولیک
انتقال داده بین حافظه و (رجیسترها)	Load LD
	Store ST
انتقال داده بین (رجیسترها) و انتقال داده بین حافظه و (رجیسترها)	Move MOV
	Exchange XCH
انتقال داده بین ورودی/خروجی و (رجیسترها)	Input IN
	Output OUT
انتقال داده بین پشته و (رجیسترها)	Push PUSH
	Pop POP

47

هشت حالت آدرس دهی برای دستور بار کردن



حالت آدرس دهی	زبان اسمبلی	زبان انتقال ثباتها
آدرس دهی مستقیم	LD ADR	$AC \leftarrow M[ADR]$
آدرس دهی غیرمستقیم	LD @ADR	$AC \leftarrow M[M[ADR]]$
آدرس دهی نسبی	LD \$ADR	$AC \leftarrow M[PC + ADR]$
آدرس دهی بلافاصل	LD #NBR	$AC \leftarrow NBR$
آدرس دهی شاخص	LD ADR (X)	$AC \leftarrow M[ADR + XR]$
آدرس دهی ثبات	LD RI	$AC \leftarrow RI$
آدرس دهی طریق ثبات غیرمستقیم	LD (RI)	$AC \leftarrow M[RI]$
آدرس دهی افزایش خودکار	LD (RI)+	$AC \leftarrow M[RI], RI \leftarrow RI + 1$

48


دستورات معمولی ریاضی



نام دستور	نماد دستور
افزایش دهنده یک	Increment INC
کاهش دهنده یک	Decrement DEC
جمع	Add ADD
تفریق	Subtract SUB
ضرب	Multiply MUL
تقسیم	Divide DIV
جمع با بیت نقلی	Add with carry ADDC
مکمل ۲	Negate (2's complement) NEG

49

دستورات منطقی و عملیات روی بیت



نام دستور	نماد دستور
صفر کردن	Clear CLR
مکمل کردن	Complement COM
AND	AND AND
OR	OR OR
XOR	XOR XOR
صفر کردن بیت نقلی	Clear carry CLRC
یک کردن بیت نقلی	Set carry SETC
مکمل کردن بیت نقلی	Complement carry COMC
فعال کردن وقفه	Enable Interrupt EI
غیرفعال کردن وقفه	Disable Interrupt DI

50

دستورات معمولی شیفت



فرم نمادین	نام دستور	
SHR	Logical Shift Right	شیفت به راست
SHL	Logical Shift Left	شیفت به چپ
SHRA	Arithmetic Shift Right	شیفت ریاضی به راست
SHLA	Arithmetic Shift Left	شیفت ریاضی به چپ
ROR	Rotate Right	چرخش به راست
ROL	Rotate Left	چرخش به چپ
RORC	Rotate Right through carry	چرخش به راست از طریق بیت نقلی
ROLC	Rotate Left through carry	چرخش به چپ از طریق بیت نقلی

51


دستورات متداول کنترل برنامه



فرم نمادین	نام دستور	
BR	Branch	انشعاب
JMP	Jump	پرش
SKP	SKIP	رد کردن
CALL	Call	صدا زدن
RET	Return	بازگشت
CMP	Compare(By subtraction)	مقایسه
TST	Test(By ANDing)	تست

52

بیت های وضعیت



53

وقفه



- منظور از وقفه انتقال کنترل برنامه از یک برنامه در حال اجرا به یک برنامه سرویس دهی خاص در نتیجه یک درخواست داخلی یا خارجی است که پس از اجرای روال سرویس دهی، کنترل به برنامه اصلی باز می گردد.

54

وقفه



- روال وقفه مشابه فراخوانی زیرروال است با این تفاوت که :
 - برنامه فرعی (زیرروال) در اثر اجرای یک دستور شروع می شود، اما روال وقفه به علت اعمال یک سیگنال داخلی با خارجی است.
 - آدرس برنامه فرعی در بخش آدرس دستور واقع است، اما در وقفه آدرس سرویس دهی وقفه توسط سخت افزار مشخص می شود.
 - در زمان اجرای برنامه فرعی، تنها ممتوای PC ذخیره می شود؛ در صورتی که به هنگام اجرای یک سرویس وقفه علاوه بر ممتوای PC، وضعیت کلی CPU نیز ذخیره می شود. به این وضعیت کلی CPU کلمه حالت (Program Status Word = PSW) گفته می شود.

55

انواع مختلف وقفه در کامپیوتر



- وقفه های خارجی
 - این وقفه ها سخت افزاری بوده و سیگنال وقفه توسط یک دستگاه I/O اعمال می شود.
- وقفه های داخلی
 - در اثر استفاده غلط و نابجای یک دستور حاصل می شود. مثل رف دادن Overflow انجام یک تقسیم بر صفر، سرریز شدن پشته که متناسب با هر کدام از آنها یک سرویس دهی وقفه اجرا می شود که معمولاً پیغامی است در جهت تصحیح داده یا دستورالعمل. این وقفه گاهی trap نامیده می شود.
- وقفه های نرم افزاری
 - نوع خاصی از صدا زدن برنامه فرعی هستند. و در اثر یک دستورالعمل اجرا می شود. برای انجام عملیات خاصی نظیر تغییر مد برنامه از حالت user به supervisor بکار می روند. تفاوت آن با اجرای زیرروال آن است که علاوه بر ذخیره ممتوای PC وضعیت کلی CPU را نیز ذخیره می کند.

56

کامپیوترهای با مجموعه دستورات کاهش یافته

RISC = Reduced Instruction Set Computer



- دستورات ساده و کمی دارند
- هدف این است که بتوان دستورات را به سرعت اجرا کرد. اغلب دستورات RISC در یک سیکل اجرا می شوند (بعد از واگشی و رمزگشایی)
- چون دستورات در زمان مشابهی اجرا می شوند عمل pipeline دارای بازده بالایی خواهد بود.
- کم بودن دستورات باعث ساده شدن وامد کنترل و مسیره‌های ارتباطی می شود که منجر به کم شدن تعداد قطعات مورد نیاز برای سافت پردازنده می شود. این کار سرعت پردازنده را نیز افزایش می دهد.

57

ویژگی های کامپیوترهای RISC



- تعداد دستورات عمل ها محدود می باشد.
- غالب دستورات دارای طول ثابت و فرمت یکسان می باشند. این کار باعث می شود تا خواندن دستورات و رمزگشایی آنها سریع باشد. زیرا لازم نیست تا معلوم شدن طول دستور برای رمزگشایی آن صبر کرد. یکسانی فرمت باعث سهولت رمزگشایی می گردد زیرا کد و آدرس همه دستورات در محل یکسانی قرار دارند.
- کنترل از نوع سفت افزاری است.

58

ویژگی های RISC



- پردازش داده ها در CPU انجام می شود.
- تعداد رجیسترهای زیادی دارند.
- کم شدن دستورات باعث کوچک شدن وامد کنترل و آزاد شدن فضا برای گنجاندن تعداد بیشتری رجیستر می شود.
- متغیرهای محلی، نتایج میانی و پارامترهای توابع در داخل رجیسترها ذخیره شده و تعداد رجوع به حافظه کاهش پیدا می کند.
- استفاده از تکنیک همپوشانی register windows که باعث افزایش سرعت صدا زدن تابع و بازگشت از آن می شود.

59

ویژگی های RISC



- مراجعه به حافظه محدود به دستورات (LD) Load و (ST) Store است.
- باقی دستورات بر روی محتوی رجیسترها عمل می کنند.
- تعداد مد های آدرس دهی آنها کم است
- معمولاً فقط از مدهای آدرس دهی زیر استفاده می شود:
 - register addressing
 - direct addressing
 - register indirect addressing
 - displacement addressing

60

مثالی از دستورات RISC



برنامه محاسبه $X = (A + B) \times (C + D)$

LOAD	R1, A	$R1 \leftarrow M[A]$
LOAD	R2, B	$R2 \leftarrow M[B]$
LOAD	R3, C	$R3 \leftarrow M[C]$
LOAD	R4, D	$R4 \leftarrow M[D]$
ADD	R1, R1, R2	$R1 \leftarrow R1 + R2$
ADD	R3, R3, R4	$R3 \leftarrow R3 + R4$
MUL	R1, R1, R3	$R1 \leftarrow R1 \times R3$
STORE	X, R1	$M[X] \leftarrow R1$

61

کامپیوترهای با مجموعه دستورات پیچیده CISC



- معماری یک کامپیوتر متأثر از مجموعه دستورات انتخاب شده برای آن است.
- در کامپیوترهای اولیه سعی بر این بود تا تعداد دستورات کم و ساده باشد تا پیاده سازی سفت افزاری آن ممکن باشد.
- با پیشرفت در زمینه سفت افزار و ارزان شدن آن تعداد دستورات کامپیوترها افزایش یافته و بر پیچیدگی آنها افزوده گردید. هدف این بود تا هر چه بیشتر نیازهای کاربران را در سفت افزار گنجانده و با کاهش فاصله بین زبانهای سطح بالا و دستورات کامپیوتر کار ترجمه دستورات سطح بالا را ساده تر کنند. این نوع کامپیوترها گاهی تا 200 دستور و تعداد بسیار زیادی مد آدرس دهی داشتند. این کامپیوترها را Complex Instruction Set Computer (CISC) می نامند.

62

ویژگی های کامپیوترهای CISC




- تعداد زیادی دستورالعمل دارند (۱۰۰ تا ۲۰۰ عدد)
- دستوراتی برای انجام کارهای ویژه دارند که معمولا به ندرت مورد استفاده قرار می گیرند
- تعداد زیادی مد آدرس دهی دارند.
- طول دستورالعمل ها متغیر است پس کدگشایی (Decoding) آن پیچیده است.
- دستوراتی دارند که عملیاتی را بر روی اپراندهای موجود در حافظه انجام می دهند و مستقیما داده های حافظه را دستکاری می کنند.
- برای اجرای دستورات به پندین کلاک نیاز هست.

63

Intel 486™ DX CPU



- Design 1986 – 1989
- 25 MHz, 33 MHz
- 1.2 M transistors
- 1.0 micron
- 5 stage pipeline
- Unified 8 KByte code/data cache (write-through)
- First IA-32 processor capable of executing 1 instruction per clock cycle




64

Pentium® Processor



- Design 1989 – 1993
- 60 MHz, 66 MHz
- 3.1 M transistors
- 0.8 micron
- 5 stage pipeline
- 8 KByte instruction and 8 KByte data caches (writeback)
- Branch predictor
- Pipelined floating point
- First superscalar IA-32: capable of executing 2 instructions per clock




65

Pentium® II Processor



- Design 1995 – 1997
- 233 MHz, 266 MHz, 300 MHz
- 7.5 M transistors
- 0.35 micron
- 16 KByte L1I, 16 KByte L1D, 512 KByte off-die L2
- First compaction of P6 microarchitecture




66

Pentium® III Processor (Katmai)



- Introduced: 1999
- 450 MHz, 500 MHz, 533 MHz, 600MHz
- 9.5 M transistors
- 0.25 micron
- 16 KByte L1I, 16 KByte L1D, 512 KByte off-chip L2
- Addition of SSE instructions.



SSE: Intel Streaming SIMD Extensions to the x86 ISA

67

Pentium® III Processor (Coppermine)



- Introduced: 1999
- 500MHz ... 1133MHz
- 28 M transistors
- 0.18 micron
- 16 KByte L1I, 16 KByte L1D, 256KByte on-chip L2
- Integrate L2 cache on chip, It topped out at 1GHz.



68

Pentium® IV Processor



- Introduced: 2000
- 1.3GHz ... 2GHz ... 3.4GHz
- 42M ... 55M ... 125 M transistors
- 0.18 ... 0.13 ... 0.09 micron
- Latest one: 16 KByte L1I, 16 KByte L1D, 1M on-chip L2
- Very high clock speed and SSE performance



69

Intel® Itanium® Processor



- Design 1993 – 2000
- 733 MHz, 800 MHz
- 25 M transistors
- 0.18 micron
- 3 levels of cache
 - 16 KByte L1I, 16 KByte L1D
 - 96 KByte L2
 - 4 MByte off-die L3
- Superscalar degree 6, in-order machine
- First implementation of 64-bit Itanium architecture



70

Intel® Itanium 2® Processor



- Introduced: 2002
- 1GHz
- 221 M transistors
- 0.18 micron
- 3 levels of cache
 - 32 KByte I&D L1
 - 256 KByte L2
 - integrated 1.5MByte L3
- Based on EPIC architecture
- Enhanced Machine Check Architecture (MCA) with extensive Error Correcting Code (ECC)




71

Cache Size Becoming Larger and Larger




1993: Pentium




8 KByte I-cache
and 8 KByte D-cache

1997: Pentium-II





16 KByte L1I, 16 KByte L1D
512 KByte off-die L2


2002: Itanium-2



Level 1: 16K KByte I-cache, 16 KByte D-cache
Level 2: 256 KB
Level 3: integrated 3 MB or 1.5 MB

72







There was a Door to which I found no Key
There was a Veil past which I could not see
Some little Talk awhile of ME and THEE
There seemed – and then no more of THEE
and ME

Ommar Khayam
The Sage



برای کسب اطلاعات بیشتر در مورد این درس می‌توانید به وب سایت
آموزشی در لینک زیر مراجعه نمایید

<http://shafieian-education.ir>