

مدارهای منطقی

فصل پنجم مدارهای منطقی ترتیبی

محمدعلی شفیعیان

<http://shafieian-education.ir/>

جدولهای مشخصه فلیپ فلاپها

JK Flip Flop

J	K	$Q(t+1)$	
0	0	$Q(t)$	<i>cte</i>
0	1	0	<i>Reset</i>
1	0	1	<i>Set</i>
1	1	$Q'(t)$	<i>Toggle</i>

RS Flip Flop

S	R	$Q(t+1)$	
0	0	$Q(t)$	<i>cte</i>
0	1	0	<i>Reset</i>
1	0	1	<i>Set</i>
1	1	?	<i>Forbidden</i>

D Flip Flop

D	$Q(t+1)$	
0	0	<i>cte</i>
1	1	<i>cte</i>

T Flip Flop

T	$Q(t+1)$	
0	1	<i>Toggle</i>
1	0	<i>Toggle</i>

تحلیل مدارهای ترتیبی سنکرون

۱- با استفاده از خروجی‌های فلیپ‌فلاپ‌ها، روابط خروجی مدار را به دست می‌آوریم.


۲- جدول حالتی رسم می‌کنیم که در آن حالت فعلی فلیپ‌فلاپ‌ها، ورودی مدار، ورودی فلیپ‌فلاپ‌ها،

حالات بعدی فلیپ‌فلاپ‌ها و خروجی مدار وجود داشته باشد.

۳- رسم دیاگرام حالت

تحلیل مدارهای ترتیبی سنکرون

مثال:



$$\begin{aligned} J_A &= x y_B \\ K_A &= x' \\ J_B &= x \\ K_B &= x' + y'_A \\ Z &= x y_A y_B \end{aligned}$$


تحلیل مدارهای ترتیبی سنکرون

مثال:

ورودی ها			درودی فلیپ فلاپ ها				خروجی ها		خروجی ها
$y_A(t)$	$y_B(t)$	x	J_A	K_A	J_B	K_B	$y_A(t+1)$	$y_B(t+1)$	$z(t+1)$
0	0	0	0	1	0	1	0	0	0
0	0	1	0	0	1	1	0	1	0
0	1	0	0	1	0	1	0	0	0
0	1	1	1	0	1	1	1	0	0
1	0	0	0	1	0	1	0	0	0
1	0	1	0	0	1	0	1	1	1
1	1	0	0	1	0	1	0	0	0
1	1	1	1	0	1	0	1	1	1

تحلیل مدارهای ترتیبی سنکرون

مثال:




کاهش حالات در دیاگرام حالت

با استفاده از الگوریتم‌های ساده‌کننده می‌توان حالات مدار را کاهش داد و به این ترتیب تعداد


فلیپ‌فلاپ‌های مورد نیاز مدار را کاهش داد.

مثال: دیاگرام حالت زیر مفروض است، تعداد حالات را کاهش دهید.



مرحله اول: رسم جدول حالت

حالت فعلی فلیپ‌فلاپ‌ها	حالت بعدی فلیپ‌فلاپ‌ها		خروجی‌ها	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
a	a	b	0	0
b	a	c	1	0
c	g	b	1	1
d	b	c	0	0
e	f	c	1	0
f	a	b	0	0
g	e	h	0	0
h	g	e	1	1



مرحله دوم: شناسایی حالات معادل و حذف یکی از آنها

حالت فعلی فلیپ فلاپ ها	حالت بعدی فلیپ فلاپ ها		خروجی ها	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
a	a	b	0	0
b	a	c	1	0
c	g =d	b	1	1
d	b	c	0	0
② e =b	f =a	c	1	0
① f =a	a	b	0	0
④ g =d	e =b	h =c	0	0
③ h =c	g =d	e =b	1	1

دو حالت را معادل گویند هرگاه اولاً

خروجی های یکسان داشته باشند و دوم

آنگاه حالت بعدی آنها یا یکسان باشند

یا با هم معادل باشند.

می توان در ساده سازی و کاهش حالات

به جای دو حالت معادل فقط یکی از آنها

را در نظر گرفت. توجه شود حذف هر

حالت در یک ردیف به صورت کامل


باعث می شود که تمام جاهایی که در

جدول آن حالت ذکر شده است به

صورت حالت معادل در آید.

مرحله دوم: شناسایی حالات معادل و حذف یکی از آنها

حالت فعلی فلیپ فلاپ ها	حالت بعدی فلیپ فلاپ ها		خروجی ها	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
a	a	b	0	0
b	a	c	1	0
c	d	b	1	1
d	b	c	0	0



جدول‌های تحریک فلیپ‌فلاپ‌ها

JK Flip Flop

$Q(t)$	$Q(t + 1)$	J	K
0	0	0	x
0	1	1	x
1	0	x	1
1	1	x	0

RS Flip Flop

$Q(t)$	$Q(t + 1)$	S	R
0	0	0	x
0	1	1	x
1	0	0	1
1	1	x	0

D Flip Flop

$Q(t)$	$Q(t + 1)$	D
0	0	0
0	1	1
1	0	0
1	1	1

T Flip Flop

$Q(t)$	$Q(t + 1)$	T
0	0	0
0	1	1
1	0	1
1	1	0

طراحی (سنتز) مدارهای ترتیبی سنکرون

طراحی یک مدار ترتیبی با پالس ساعت از یک مجموعه مشخصات شروع می‌شود و به توابع

منطقی و دیاگرام منطقی خاتمه می‌یابد.

اگر در مدارهای ترکیبی به جدول درستی نیاز داشتیم مدارهای ترتیبی نیاز به دست آوردن جدول

حالت دارد.

طراحی (سنتز) مدارهای ترتیبی سنکرون

برای طراحی مدار ترتیبی مراحل زیر را طی می کنیم:

- ۱- از روی صورت مسئله **جدول حالت** را رسم می کنیم یا معادل آن دیاگرام حالت را رسم می کنیم.
- ۲- با استفاده از روش های **کاهش حالات** جدول حالت را ساده می کنیم.
- ۳- عملیات **تخصیص حالت** را انجام داده و اگر مرحله ۲ را انجام دادیم جدول حالت را دوباره تشکیل می دهیم.
- ۴- پس از رسم جدول حالت باید **تعداد فلیپ فلاپ های** مورد نیاز و نوع آنها مشخص گردد که این کار با استفاده از تعداد حالات مورد نیاز مشخص می گردد.

طراحی (سنتز) مدارهای ترتیبی سنکرون

(ادامه)

- ۵- **جدول تحریک** را تشکیل داده و ورودی های فلیپ فلاپ ها را برای هر تغییر حالت مشخص می کنیم.
- ۶- پس از کامل شدن ستون مربوط به هر کدام از ورودی های فلیپ فلاپ ها با روش **نقشه کارنو یا روشهای ساده سازی** دیگر توابع خروجی مدار و توابع ورودی فلیپ فلاپ ها مشخص می گردد.
- ۷- رسم **شماتیک** مدار.


کاربرد فلیپ فلاپ ها

- فلیپ فلاپ D برای کاربردهای انتقال اطلاعات مانند شیفت دهنده ها استفاده می شود
- فلیپ فلاپ T در کاربردهایی که نیاز به مکمل کردن دارند استفاده می شوند مانند شمارنده ها
- فلیپ فلاپ های JK و RS دارای کاربردهای عمومی می باشد

طراحی (سنتز) مدارهای ترتیبی سنکرون



مثال: مدار ترتیبی با پالس ساعت طراحی کنید که دیاگرام حالت آن مطابق شکل زیر باشد (از

فلیپ فلاپ JK استفاده شود)



ورودی مستقل : X


حالت فلیپ فلاپ ها : A و B



طراحی (سنتز) مدارهای ترتیبی سنکرون

مثال: یک مدار ترتیبی سنکرون با ورودی x و خروجی z طراحی کنید که بیت‌های 10 را تشخیص دهد.


$Y = 0101100$



جدول حالت :

حالت فعلی فلیپ‌فلاپ‌ها	حالت بعدی فلیپ‌فلاپ‌ها		خروجی‌ها	
	$x = 0$	$x = 1$	$x = 0$	$x = 1$
0	0	1	0	0
1	0	1	1	0

$Q(t)$	$Q(t+1)$	J	K
0	0	0	x
0	1	1	x
1	0	x	1
1	1	x	0



جدول تحریک :


حالت فعلی فلیپ‌فلاپ	ورودی‌ها	حالت بعدی فلیپ‌فلاپ	خروجی‌ها	ورودی فلیپ‌فلاپ	
$Q(t)$	x	$Q(t+1)$	z	J	K
0	0	0	0	0	x
0	1	1	0	1	x
1	0	0	1	x	1
1	1	1	0	x	0

ورودی فلیپ فلاپ $Q(t)$	ورودی ها x	حالت بعدی فلیپ فلاپ $Q(t+1)$	خروجی ها z	ورودی فلیپ فلاپ J	K
0	0	0	0	0	x
0	1	1	0	1	x
1	0	0	1	x	1
1	1	1	0	x	0

$J = f(x, Q(t)) = ?$
 $J = x$

$K = f(x, Q(t)) = ?$
 $K = x'$


$z = f(x, Q(t)) = ?$
 $z = x'Q(t)$



طراحی (سنتز) مدارهای ترتیبی سنکرون

تمرین: مداری طراحی کنید که رشته $x = 1111$ را تشخیص دهد. سپس این مدار را برای رشته

$Y = 1101111111010$ تست کنید.



طراحی (سنتز) مدارهای ترتیبی سنکرون

مثال: یک مدار ترتیبی سنکرون با پالس ساعت طبق جدول زیر با استفاده از فلیپ فلاپ D طراحی کنید.

حالت فعلی فلیپ فلاپ		ورودی‌ها	حالت بعدی فلیپ فلاپ		خروجی‌ها	ورودی فلیپ فلاپ‌ها	
$A(t)$	$B(t)$		$A(t+1)$	$B(t+1)$		D_A	D_B
0	0	0	0	0	0	0	0
0	0	1	0	1	1	0	1
0	1	0	1	0	0	1	0
0	1	1	0	1	0	0	1
1	0	0	1	0	0	1	0
1	0	1	1	1	1	1	1
1	1	0	1	1	0	1	1
1	1	1	0	0	0	0	0

حالت فعلی فلیپ فلاپ			حالت بعدی فلیپ فلاپ		خروجی ها	ورودی فلیپ فلاپ ها	
$A(t)$	$B(t)$	ورودی ها x	$A(t+1)$	$B(t+1)$	y	D_A	D_B
0	0	0	0	0	0	0	0
0	0	1	0	1	1	0	1
0	1	0	1	0	0	1	0
0	1	1	0	1	1	0	1
1	0	0	1	0	0	1	0
1	0	1	1	1	0	1	1
1	1	0	1	1	0	1	1
1	1	1	0	0	0	0	0

$D_A = f(x, A(t), B(t)) = ?$


 $D_A = x'B + AB'$

$D_B = f(x, A(t), B(t)) = ?$

 $D_B = A'x + B'x + AB'x$

$y = f(x, A(t), B(t)) = ?$



 $y = B'x$



طراحی (سنتز) مدارهای ترتیبی سنکرون

مثال: با فلیپ فلاپ JK شمارنده ای طراحی کنید که به صورت زیر عمل کند:

0 → 3 → 7 → 6 → 4 → 2 → 1 → 5 → 0



حالات فعلی			حالات بعدی									$Q(t)$	$Q(t+1)$	J	K
$A_3(t)$	$A_2(t)$	$A_1(t)$	$A_3(t+1)$	$A_2(t+1)$	$A_1(t+1)$	J_{A_3}	K_{A_3}	J_{A_2}	K_{A_2}	J_{A_1}	K_{A_1}	0	0	0	x
0	0	0	0	1	1	0	x	1	x	1	x	0	1	1	x
0	1	1	1	1	1	1	x	x	0	x	0	0	1	1	x
1	1	1	1	1	0	x	0	x	0	1	x	1	0	x	1
1	1	0	1	0	0	x	0	1	x	0	x	1	1	x	0
1	0	0	0	1	0	x	1	x	1	0	x	0	0	x	0
1	0	1	0	0	1	0	x	1	x	x	1	1	0	0	x
1	0	1	1	0	1	1	x	0	x	x	0	0	1	0	x
1	0	1	1	0	0	x	1	0	x	1	0	1	0	0	x

$J_{A_3} = f(A_3(t), A_2(t), A_1(t)) = ?$

$A_3 \backslash A_2 A_1$	00	01	11	10
0		X	X	
1	1	1	X	X

$J_{A_3} = A_3$

$K_{A_3} = ?$

$J_{A_2} = ?$

$K_{A_2} = ?$


$J_{A_1} = ?$


$K_{A_1} = ?$

طراحی (سنتز) مدارهای ترتیبی سنکرون (شمارنده‌ها)

مثال: شمارنده مثال قبل را با فلیپ‌فلاپ T طراحی کنید:


0 → 3 → 7 → 6 → 4 → 2 → 1 → 5 → 0







طراحی (سنتز) مدارهای ترتیبی سنکرون (شمارنده‌ها)

مثال: شمارنده زیر را با فلیپ‌فلاپ T طراحی کنید:






$$T_{A2} = A_1 A_0$$


$$T_{A1} = A_0$$

$$T_{A0} = 1$$




شمارنده حلقوی

شمارنده حلقوی از تعدادی فلیپ فلاپ D تشکیل شده که به صورت سریال به هم متصل هستند و خروجی هر فلیپ فلاپ به ورودی فلیپ فلاپ بعدی متصل است و همچنین خروجی آخرین فلیپ فلاپ به ورودی اولین فلیپ فلاپ متصل است.




Q_0	Q_1	Q_2	Q_3
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

شمارنده حلقوی




Q_0	Q_1	Q_2	Q_3
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1



شمارنده جانسون


شمارنده جانسون همانند شمارنده حلقوی است با این تفاوت که **مکمل خروجی** آخرین فلیپ فلاپ به ورودی

اولین فلیپ فلاپ متصل است.




Q_A	Q_B	Q_C	Q_D
0	0	0	0
1	0	0	0
1	1	0	0
1	1	1	0
1	1	1	1
0	1	1	1
0	0	1	1
0	0	0	1
repeat			



شمارنده جانسون





Q _A	Q _B	Q _C	Q _D
0	0	0	0
1	0	0	0
1	1	0	0
1	1	1	0
1	1	1	1
0	1	1	1
0	0	1	1
0	0	0	1
repeat			



شمارنده مدول N






شمارنده مدول N

شمارنده BCD



N	Q _D	Q _C	Q _B	Q _A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1



شمارنده مدول N


شمارنده مدول ۵

N	Q _D	Q _C	Q _B	Q _A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0



رجیسترها و شیفت رجیسترها

ثبات‌ها مجموعه‌ای از سلول‌های حافظه هستند که می‌توانند اطلاعات باینری را در خود نگه دارند یک ثبات n بیتی از n فلیپ‌فلاپ تشکیل شده است ساده‌ترین نوع ثبات ممکن است فقط شامل تعدادی فلیپ‌فلاپ باشد و هیچگونه گیت خارجی در آن به کار نرفته باشد.



رجیسترها و شیفت رجیسترها

رجیستر با امکان بار شدن موازی (Parallel Loading)


انتقال اطلاعات جدید به داخل یک ثبات بار شدن (Loading)

اطلاعات به ثبات گفته می‌شود.

اگر همه بیت‌های یک ثبات با یک پالس ساعت به طور همزمان با

شوند می‌گوییم عمل بار شدن به صورت موازی انجام شده


است.



رجیسترها و شیفت رجیسترها

رجیستر با امکان بار شدن موازی (Parallel Loading)

اگر بخواهیم ثبات محتویات خود را حفظ کند باید ساختار دیگری به کار ببریم در این ساختار اگر $Load=1$ شد با آمدن لبه مثبت پالس ساعت، ورودی به فلیپ فلاپها منتقل می شود ولی اگر $Load=0$ باشد ثبات محتویات فعلی خود را حفظ می کند.



رجیسترها و شیفت رجیسترها

رجیستر با امکان بار شدن موازی


(Parallel Loading)

از آنجایی که فلیپ فلاپ D حالت حفظ داده ندارد و همیشه با پالس ساعت، ورودی را به داخل منتقل می کند برای حفظ داده باید از **فیدبک** استفاده کنیم

رجیسترها و شیفت رجیسترها

یک رجیستر که قادر است اطلاعات باینری خود را به سمت چپ یا راست انتقال دهد یک شیفت رجیستر (Shift Register) نام دارد.

ساختار منطقی یک شیفت رجیستر را زنجیره‌ای از فلیپ‌فلاپ‌های متصل به هم تشکیل می‌دهند به طوری که خروجی یک فلیپ‌فلاپ به ورودی فلیپ‌فلاپ دیگر متصل است و همه این فلیپ‌فلاپ پالس ساعت مشترکی را دریافت می‌کنند.



رجیسترها و شیفت رجیسترها

معمولاً شیفت رجیسترها را به چهار دسته زیر تقسیم می‌کنند:

(۱) Serial In Serial Out (SISO)

(۲) Serial In Parallel Out (SIPO)


(۳) Parallel In Serial Out (PISO)

(۴) Parallel In Parallel Out (PIPO)

رجیسترها و شیفترجیسترها

Serial In Serial Out (SISO)


یک ورودی سریال و یک خروجی سریال دارد.



رجیسترها و شیفترجیسترها

Serial In Parallel Out (SIPO)

اگر هر چهار خروجی فلیپ فلاپ ها را به عنوان خروجی انتخاب کنیم.




Serial-in/ Parallel-out shift register details

رجیسترها و شیفترجیسترها

Parallel In Serial Out (PISO)


ورودی موازی به همه فلیپ فلاپ ها اعمال می شود و خروجی از یک فلیپ فلاپ گرفته می شود.



رجیسترها و شیفترجیسترها

Parallel In Parallel Out (PIPO)

همه ورودی ها به همه فلیپ فلاپ ها داده شود و از همه فلیپ فلاپ ها گرفته شود.



رجیسترها و شیفترجیسترها


انتقال سری

اگر در یک سیستم دیجیتال اطلاعات یک بیت یک بیت انتقال یابد می‌گوییم سیستم در وضعیت یا مد سری (Serial) کار می‌کند.

محتوای یک شیفترجیستر به‌وسیله شیفتر دادن بیت‌های آن به ثبات دیگر منتقل می‌شود. لذا به‌وسیله شیفتر دادن اطلاعات، بیت‌ها از یک ثبات مبدأ خارج و به ثبات مقصد دیگری وارد می‌شوند.


رجیسترها و شیفترجیسترها

انتقال سری



رجیسترها و شیفت رجیسترها

انتقال سری



پالس زمانی	شیفت رجیستر A	شیفت رجیستر B
مقدار اولیه	1 0 1 1	0 0 1 0
پس از T_1	1 1 0 1	1 0 0 1
پس از T_2	1 1 1 0	1 1 0 0
پس از T_3	0 1 1 1	0 1 1 0
پس از T_4	1 0 1 1	1 0 1 1

رجیسترها و شیفت رجیسترها


شیفت رجیستر با امکانات مختلف

می‌خواهیم شیفت رجیستری داشته باشیم که امکان شیفت به راست، شیفت به چپ و بار شدن موازی را داشته باشد و همچنین بتواند محتویات خود را حفظ کند.

Mode Control		Register Operation
s_1	s_0	
0	0	No change
0	1	Shift right
1	0	Shift left
1	1	Parallel load


رجیسترها و شیفترجیسترها

شیفترجیستر
با امکانات مختلف



رجیسترها و شیفترجیسترها

عمل جمع سری



عملیات در کامپیوتر به صورت موازی انجام می شود چون سرعت عملیات موازی بیشتر از سری است است ولی عملیات سری در عین حال که کندتر هستند به قطعات کمتری نیاز دارند.

رجیسترها و شیفت رجیسترها


تفاوت های جمع کننده سریال با جمع کننده موازی

- ۱- جمع کننده موازی باید از ثبات هایی استفاده کنند که توانایی بار شدن موازی داشته باشند در صورتی که جمع کننده سریال فقط از شیفت رجیستر ها استفاده می کند.
- ۲- تعداد جمع کننده های جمع کننده موازی برابر تعداد بیت های اعدادی است که باید با هم جمع شوند در صورتی که جمع کننده سریال یک FA برای رقم نقلی استفاده می کند.
- ۳- علاوه بر رجیسترها، جمع کننده موازی ترکیبی و جمع کننده سریال ترتیبی است.

تقسیم فرکانس

در یک موج متناوب مثل پالس ساعت، از یک لبه مثبت (یک لبه منفی) تا لبه مثبت بعدی (لبه منفی بعدی) را یک پالس ساعت (Clock Pulse) گویند و مدت زمان آن را پریود یا دوره تناوب (Clock Cycle Time) گویند.


عکس دوره تناوب را فرکانس یا (Clock Rate) گویند و واحد آن هرتز (Hz) است



$$\text{Clock Rate (Hz)} = \frac{1}{\text{clock Cycle Time (sec)}}$$

تقسیم فرکانس

مثال: در فلیپ فلاپ T شکل زیر، فرکانس پالس ساعت برابر با ۱۰ کیلوهرتز است. فرکانس Q را بیابید




$$f_Q = \frac{1}{2} f_{CLK} \rightarrow f_Q = 5 \text{ KHz}$$

توجه: در فلیپ فلاپ وقتی $T = 1$ است، فرکانس پالس ساعت ورودی نصف می شود.

تقسیم فرکانس

مثال: در مدار شکل زیر، فرکانس A و B و C را بیابید. فرض کنید فرکانس پالس ساعت ۶۰ KHz است

و حالت شروع $ABC = 000$ است.



$$\begin{aligned}
 D_A &= C & T_B &= \bar{A} & J_C &= B & K_C &= \bar{A} \\
 A(t+1) &= D_A = C & B(t+1) &= T_B \oplus B = \bar{A} \oplus B & C(t+1) &= J_C \cdot \bar{C} + \bar{K}_C \cdot C \\
 & & & & &= B\bar{C} + AC
 \end{aligned}$$

$$D_A = C \quad T_B = \bar{A} \quad J_C = B \quad K_C = \bar{A}$$

$$A(t+1) = D_A = C \quad B(t+1) = T_B \oplus B = \bar{A} \oplus B$$

$$C(t+1) = J_C \cdot \bar{C} + \bar{K}_C \cdot C = B\bar{C} + AC$$

جدول حالت:

$A(t)$	$B(t)$	$C(t)$	$A(t+1)$	$B(t+1)$	$C(t+1)$
0	0	0	0	1	0
0	1	0	0	0	1
0	0	1	1	1	0
1	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0

$$f_A = \frac{2}{6} f_{CLK} = \frac{60}{3} = 20 \text{ KHz}$$


$$f_B = \frac{2}{6} f_{CLK} = \frac{60}{3} = 20 \text{ KHz}$$

$$f_C = \frac{2}{6} f_{CLK} = \frac{60}{3} = 20 \text{ KHz}$$


ABC: 000 → 010 → 001 → 110 → 011 → 100

تقسیم فرکانس

مثال: در مدار شکل زیر، فرکانس A و B و C را با فرض اینکه CLR با CLK سنکرون باشد، بیابید.



ABC: 000 → 001 → 010 → 011 → 100 → 101 → 110



$$f_A = \frac{1}{7} f_{CLK}$$

$$f_B = \frac{2}{7} f_{CLK}$$

$$f_C = \frac{3}{7} f_{CLK}$$

توجه: در این مثال اگر CLR با CLK سنکرون نباشد، عدد 110 شمارش نمی شود و شمارنده از 101 به

000 برمی گردد و آنگاه:

$$f_A = \frac{1}{6} f_{CLK}$$

$$f_B = \frac{1}{6} f_{CLK}$$

$$f_C = \frac{3}{6} f_{CLK}$$

“Tis all a Chequer-board of nights and days

Where Destiny with men for Pieces plays:

Hither and thither moves, and mates, and slays,

And one by one back in the closet lays.”

__ Omar Khayyam

Thanks to s scientists all over the history

برای کسب اطلاعات بیشتر در مورد این درس می‌توانید به وب سایت
آموزشی در لینک زیر مراجعه نمایید

<http://shafieian-education.ir>